4OZ厚铜板PCB

PCB高频板的定义：
高频板是指电磁频率较高的特种线路板，用于高频率（频率大于300MHZ或者波长小于1米）与微波（频率大于3GHZ或者波长小于0.1米）领域的PCB，是在微波基材覆铜板上利用普通刚性线路板制造方法的部分工序或者采用特殊处理方法而生产的电路板。一般来说，高频板可定义为频率在1GHz以上线路板。


随着科学技术的快速发展，越来越多的设备设计是在微波频段（＞1GHZ）甚至与毫米波领域（77GHZ）以上的应用（例如现在很火的车载77GHz毫米波天线），这也意味着频率越来越高，对线路板的基材的要求也越来越高。比如说基板材料需要具有优良的电性能，良好的化学稳定性，随电源信号频率的增加在基材上的损失要求非常小，所以高频板材的重要性就凸现出来了。

PCB设计的一般原则需要遵循哪几方面呢?接下来针对pcb培训在设计的过程中需要遵循的原则：

要使电子电路获得佳性能，元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的PCB.应遵循以下一般原则：
1.布局
，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后.再确定特殊元件的位置。后，根据电路的功能单元，对电路的全部元器件进行布局。
在确定特殊元件的位置时要遵守以下原则：
(1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
(2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
(3)重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。
(4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方;若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
(5)应留出印制扳定位孔及固定支架所占用的位置。

HDI板介绍
　　HDI板（High Density Interconnector），即高密度互连板，是使用微盲埋孔技术的一种线路分布密度比较高的电路板。HDI板有内层线路和外层线路，再利用钻孔、孔内金属化等工艺，使各层线路内部实现连结。

　　HDI板一般采用积层法制造，积层的次数越多，板件的技术档次越高。普通的HDI板基本上是1次积层，高阶HDI采用2次或以上的积层技术，同时采用叠孔、电镀填孔、激光直接打孔等PCB技术。

　　当PCB的密度增加超过八层板后，以HDI来制造，其成本将较传统复杂的压合制程来得低。HDI板有利于构装技术的使用，其电性能和讯号正确性比传统PCB更高。此外，HDI板对于射频干扰、电磁波干扰、静电释放、热传导等具有更佳的改善。

　　电子产品不断地向高密度、发展，所谓“高”，除了提高机器性能之外，还要缩小机器的体积。高密度集成（HDI）技术可以使终端产品设计更加小型化，同时满足电子性能和效率的更高标准。目前流行的电子产品，诸如手机、数码（摄）像机、笔记本电脑、汽车电子等，很多都是使用HDI板。随着电子产品的更新换代和市场的需求，HDI板的发展会非常迅速。
　存在盲埋孔的pcb板都叫做HDI板吗
　　HDI板即高密度互联线路板，盲孔电镀 再二次压合的板都是HDI板，分一阶、二阶、三阶、四阶、五阶等HDI，如iPhone 6 的主板就是五阶HDI。

　　单纯的埋孔不一定是HDI。

　　HDI PCB一阶和二阶和三阶如何区分
　　一阶的比较简单，流程和工艺都好控制。

　　二阶的就开始麻烦了，一个是对位问题，一个打孔和镀铜问题。二阶的设计有多种，一种是各阶错开位置，需要连接次邻层时通过导线在中间层连通，做法相当于2个一阶HDI。

　　第二种是，两个一阶的孔重叠，通过叠加方式实现二阶，加工也类似两个一阶，但有很多工艺要点要特别控制，也就是上面所提的。

　　第三种是直接从外层打孔至第3层（或N-2层），工艺与前面有很多不同，打孔的难度也更大。

　　对于三阶的以二阶类推即是。

 深圳市赛孚电路科技有限公司成立于2011年，公司由多名电路板行业的级人士创建，是国内的PCB/FPC快件服务商之一。公司成立以来，一直专注样品，中小批量领域。快速的交付以及过硬的产品品质赢得了国内外客户的信任。公司是广东电路板行业协会会员企业，是深圳高新技术认证企业。拥有完善的质量管理体系，先后通过了ISO9001、ISO14000、TS16949、UL、RoHS认证。我们的产品包括：高多层PCB、HDI PCB、PCB高频板、软硬结合板、FPC等特种高难度电路板.

多层电路板按照层数可以分为单面板、双层板以及多层板，多层板是指层数为4层以上的电路板。对于很多小型化产品、高速产品会用到板，如手机、路由、交换机等。 那么，多层PCB板设计需要注意哪些事项呢？
一、为什么要用多层板？

1、产品小型化的要求：

当前，电子产品向小型化靠拢，但是所用芯片、元器件并不少，导致PCB无法走线，只能以层数来换面积。

2、高速信号完整性的要求：

随着电子技术发展，路由、手机、交换机、基站等高速信号产品，易受干扰、串扰，多层板可以有效提高信号的完整性，把信号受干扰程度降到低。

二、需要注意的事项：

PCB的叠层设计不是层的简单堆叠，其中地层的安排是关键，它与信号的安排和走向有密切的关系。多层板的设计和普通的PCB相比，除了添加了必要的信号走线层之外，重要的就是安排了立的电源和地层（铺铜层）。在高速数字电路系统中，使用电源和地层来代替以前的电源和地总线的优点主要在于：

1）为数字信号的变换提供一个稳定的参考电压。

2）均匀地将电源同时加在每个逻辑器件上。

3）有效地抑制信号之间的串扰。

其原因在于，使用大面积铺铜作为电源和地层大大减小了电源和地的电阻，使得电源层上的电压均匀平稳，而且可以每根信号线都有很近的地平面相对应，这同时也减小了信号线的特征阻抗，也可有效地减少串扰。所以，对于某些的高速电路设计，已经明确规定一定要使用6层（或以上的）的叠层方案，如Intel对PC133内存模块PCB的要求。这主要就是考虑到多层板在电气特性，以及对电磁辐射的抑制，甚至在抵抗物理机械损伤的能力上都明显优于低层数的PCB。

一般情况下均按以下原则进行叠层设计：满足信号的特征阻抗要求;满足信号回路小化原则；满足小化PCB内的信号干扰要求;满足对称原则。具体而言在设计多层板时需要注意以下几个方面：

1）一个信号层应该和一个敷铜层相邻，信号层和敷铜层要间隔放置，好每个信号层都能和至少一个敷铜层紧邻。信号层应该和临近的敷铜层紧密耦合（即信号层和临近敷铜层之间的介质厚度很小）。

2）电源敷铜和地敷铜应该紧密耦合并处于叠层中部。缩短电源和地层的距离，有利于电源的稳定和减少EMI。尽量避免将信号层夹在电源层与地层之间。电源平面与地平面的紧密相邻好比形成一个平板电容，当两平面靠的越近，则该电容值就越大。该电容的主要作用是为高频噪声（诸如开关噪声等）提供一个低阻抗回流路径，从而使接收器件的电源输入拥有更小的纹波，增强接收器件本身的性能。

3）在高速的情况下，可以加入多余的地层来隔离信号层，多个地敷铜层可以有效地减小PCB的阻抗，减小共模EMI。但建议尽量不要多加电源层来隔离，这样可能造成不必要的噪声干扰。

4）系统中的高速信号应该在内层且在两个敷铜之间，这样两个敷铜可以为这些高速信号提供屏蔽作用，并将这些信号的辐射限制在两个敷铜区域。

5）考虑高速信号、时钟信号的传输线模型，为这些信号设计一个完整的参考平面，尽量避免跨平面分割区，以控制特性阻抗和信号回流路径的完整。

6）两信号层相邻的情况。对于具有高速信号的板卡，理想的叠层是为每一个高速信号层都设计一个完整的参考平面，但在实际中我们总是需要在PCB层数和PCB成本上做一个权衡。在这种情况下不能避免有两个信号层相邻的现象。目前的做法是让两信号层间距加大和使两层的走线尽量垂直，以避免层与层之间的信号串扰。

7）铺铜层好要成对设置，比如六层板的2、5层或者3、4层要一起铺铜，这是考虑到工艺上平衡结构的要求，因为不平衡的铺铜层可能会导致PCB的翘曲变形。

8）次表面（即紧靠表层的层）设计成地层，有利于减小EMI。

9）根据PCB器件密度和引脚密度估算出所需信号层数，确定总层数。

板层的结构是决定系统的EMC性能一个很重要的因素。一个好的板层结构对抑制PCB中辐射起到良好的效果。在现在常见的高速电路系统中大多采用多层板而不是单面板和双面板。

深圳市赛孚电路科技有限公司成立于2011年，公司由多名电路板行业的级人士创建，是国内的PCB/FPC快件服务商之一。公司成立以来，一直专注样品，中小批量领域。快速的交付以及过硬的产品品质赢得了国内外客户的信任。公司是广东电路板行业协会会员企业，是深圳高新技术认证企业。拥有完善的质量管理体系，先后通过了ISO9001、ISO14000、TS16949、UL、RoHS认证。公司目前拥有员工300余人，厂房面积9000平米，月出货品种6000种以上，年生产能力为150000平方米.我们的产品包括：高多层PCB、HDI PCB、PCB高频板、软硬结合板、FPC等特种高难度电路板.

深圳市赛孚电路科技有限公司成立于2011年，公司由多名电路板行业的级人士创建，是国内的PCB/FPC快件服务商之一。

PCB高频板布局时需注意的要点
（1）高频电路倾向于具有高集成度和高密度布线。使用多层板既是布线所必需的，也是减少干扰的有效手段。

（2）高速电路装置的引脚之间的引线弯曲越少越好。高频电路布线的引线优选为实线，需要绕线，并且可以以45°折叠线或圆弧折叠。为了满足该要求，可以减少高频信号的外部传输和相互耦合。

（3）高频电路器件的引脚之间的引线越短越好。

（4）高频电路装置的引脚之间的配线层之间的交替越少越好。所谓“尽可能减少层间交叉”是指在组件连接过程中使用的过孔（Via）越少越好，据估计，一个过孔可以带来大约为0.5 pF的分布电容。，减少了过孔数量。可以大大提高速度。

（5）高频电路布线应注意信号线的平行线引入的“交叉干扰”。如果无法避免并行分布，则可以在并行信号线的背面布置大面积的“接地”，以大大减少干扰。同一层中的平行走线几乎是不可避免的，但是在相邻的两层中，走线的方向彼此垂直。

（6）包围特别重要的信号线或本地单元的接地措施，即绘制所选对象的外轮廓。使用此功能，可以在所选的重要信号线上自动执行所谓的“数据包”处理。当然，对于高速系统来说，将此功能用于时钟等组件的本地处理也是非常有益的。

（7）各种类型的信号走线不能形成环路，并且接地线也不能形成电流环路。

（8）应在每个集成电路块附近放置一个高频去耦电容器。

（9）将模拟接地线和数字接地线连接到公共接地线时，应使用高频湍流链路。在高频湍流链的实际组装中，经常使用穿过中心孔的高频铁氧体磁珠，并且在电路原理图中通常没有表示，并且所得的网表不包括此类组件，布线将忽略其存在。响应于此现实，它可以用作原理图中的电感器，并且在PCB组件库中单定义组件封装，并在布线之前将其手动移动到公共接地线的会聚点附近的合适位置。。

（10）模拟电路和数字电路应分开布置。立布线后，电源和地线应连接在一个点上，以避免相互干扰。

（11）在将DSP芯片外程序存储器和数据存储器连接到电源之前，应添加滤波电容器并将其尽可能靠近芯片电源引脚放置，以滤除电源噪声。另外，建议在DSP和片外程序存储器以及数据存储器周围进行屏蔽，以减少外部干扰。

（12）芯片外程序存储器和数据存储器应尽可能靠近DSP芯片放置。同时，布局应合理，以使数据线和地址线的长度基本相同，尤其是当系统中有多个存储器时，应考虑每个存储器的时钟线。时钟输入距离相等，或者可以添加单的可编程时钟驱动器芯片。对于DSP系统，应选择访问速度与DSP相同的外部存储器，否则将无法充分利用DSP的高速处理能力。DSP指令周期为纳秒，因此DSP硬件系统中常见的问题是高频干扰。因此，在制作DSP硬件系统的印刷电路板（PCB）时，应特别注意地址线和数据线。信号线的接线应正确合理。接线时，请尝试使高频线短而粗，并远离易受干扰的信号线，例如模拟信号线。当DSP周围的电路更复杂时，建议将DSP及其时钟电路，复位电路，片外程序存储器和数据存储器组成一个小的系统，以减少干扰。

如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),通常就称为高频电路。高频电路设计是一个非常复杂的设计过程,其布线对整个设计至关重要!



【招】多层板布线



高频电路往往集成度较高,布线密度大,采用多层板既是布线所,也是降低干扰的有效手段。在PCB Layout阶段,合理的选择一定层数的印制板尺寸,能充分利用中间层来设置屏蔽,更好地实现就近接地,并有效地降低寄生电感和缩短信号的传输长度,同时还能大幅度地降低信号的交叉干扰等,所有这些方法都对高频电路的可靠性有利。



有资料显示,同种材料时,四层板要比双面板的噪声低20dB。但是,同时也存在一个问题,PCB半层数越高,制造工艺越复杂,单位成本也就越高,这就要求我们在进行PCB Layout时,除了选择合适的层数的PCB板,还需要进行合理的元器件布局规划,并采用正确的布线规则来完成设计。


【第二招】高速电子器件管脚间的引线弯折越少越好

高频电路布线的引线好采用全直线,需要转折,可用45度折线或者圆弧转折,这种要求在低频电路中仅仅用于提高铜箔的固着强度,而在高频电路中,满足这一要求却可以减少高频信号对外的发射和相互间的耦合。


【第三招】高频电路器件管脚间的引线越短越好

信号的辐射强度是和信号线的走线长度成正比的,高频的信号引线越长,它就越容易耦合到靠近它的元器件上去,所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。


【第四招】高频电路器件管脚间的引线层间交替越少越好

所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔(Via)越少越好。据侧,一个过孔可带来约0.5pF的分布电容,减少过孔数能显著提高速度和减少数据出错的可能性。


【第五招】注意信号线近距离平行走线引入的“串扰”

高频电路布线要注意信号线近距离平行走线所引入的“串扰”,串扰是指没有直接连接的信号线之间的耦合现象。由于高频信号沿着传输线是以电磁波的形式传输的,信号线会起到天线的作用,电磁场的能量会在传输线的周围发射,信号之间由于电磁场的相互耦合而产生的不期望的噪声信号称为串扰(Crosstalk)。



PCB板层的参数、信号线的间距、驱动端和接收端的电气特性以及信号线端接方式对串扰都有一定的影响。所以为了减少高频信号的串扰,在布线的时候要求尽可能的做到以下几点：


在布线空间允许的条件下,在串扰较严重的两条线之间插入一条地线或地平面,可以起到隔离的作用而减少串扰。


当信号线周围的空间本身就存在时变的电磁场时,若无法避免平行分布,可在平行信号线的反面布置大面积“地”来大幅减少干扰。


在布线空间许可的前提下,加大相邻信号线间的间距,减小信号线的平行长度,时钟线尽量与关键信号线垂直而不要平行。


如果同一层内的平行走线几乎无法避免,在相邻两个层,走线的方向务必却为相互垂直。


在数字电路中,通常的时钟信号都是边沿变化快的信号,对外串扰大。所以在设计中,时钟线宜用地线包围起来并多打地线孔来减少分布电容,从而减少串扰。


对高频信号时钟尽量使用低电压差分时钟信号并包地方式,需要注意包地打孔的完整性。


闲置不用的输入端不要悬空,而是将其接地或接电源(电源在高频信号回路中也是地),因为悬空的线有可能等效于发射天线,接地就能抑制发射。实践证明,用这种办法消除串扰有时能立即见效。


【第六招】集成电路块的电源引脚增加高频退藕电容

每个集成电路块的电源引脚就近增一个高频退藕电容。增加电源引脚的高频退藕电容,可以有效地抑制电源引脚上的高频谐波形成干扰。


【第七招】高频数字信号的地线和模拟信号地线做隔离

模拟地线、数字地线等接往公共地线时要用高频扼流磁珠连接或者直接隔离并选择合适的地方单点互联。高频数字信号的地线的地电位一般是不一致的,两者直接常常存在一定的电压差,而且,高频数字信号的地线还常常带有非常丰富的高频信号的谐波分量,当直接连接数字信号地线和模拟信号地线时,高频信号的谐波就会通过地线耦合的方式对模拟信号进行干扰。



所以通常情况下,对高频数字信号的地线和模拟信号的地线是要做隔离的,可以采用在合适位置单点互联的方式,或者采用高频扼流磁珠互联的方式。


【第八招】避免走线形成的环路

各类高频信号走线尽量不要形成环路,若无法避免则应使环路面积尽量小。


【第九招】良好的信号阻抗匹配

信号在传输的过程中,当阻抗不匹配的时候,信号就会在传输通道中发生信号的反射,反射会使合成信号形成过冲,导致信号在逻辑门限附近波动。


消除反射的根本办法是使传输信号的阻抗良好匹配,由于负载阻抗与传输线的特性阻抗相差越大反射也越大,所以应尽可能使信号传输线的特性阻抗与负载阻抗相等。同时还要注意PCB上的传输线不能出现突变或拐角,尽量保持传输线各点阻抗连续,否则在传输线各段之间也将会出现反射。这就要求在进行高速PCB布线时,要遵守以下布线规则：


USB布线规则：要求USB信号差分走线,线宽10mil,线距6mil,地线和信号线距6mil。


HDMI布线规则：要求HDMI信号差分走线,线宽10mil,线距6mil,每两组HDMI差分信号对的间距超过20mil。


LVDS布线规则要求LVDS信号差分走线,线宽7mil,线距6mil,目的是控制HDMI的差分信号对阻抗为100+-15%欧姆DDR布线规则。DDR1走线要求信号尽量不走过孔,信号线等宽,线与线等距,走线满足2W原则,以减少信号间的串扰,对DDR2及以上的高速器件,还要求高频数据走线等长,以信号的阻抗匹配。


【第十招】保持信号传输的完整性

保持信号传输的完整性,防止由于地线分割引起的“地弹现象”。


   深圳市赛孚电路科技有限公司成立于2011年，公司由多名电路板行业的级人士创建，是国内的PCB/FPC快件服务商之一。公司成立以来，一直专注样品，中小批量领域。快速的交付以及过硬的产品品质赢得了国内外客户的信任。公司是广东电路板行业协会会员企业，是深圳高新技术认证企业。拥有完善的质量管理体系，先后通过了ISO9001、ISO14000、TS16949、UL、RoHS认证。公司目前拥有员工300余人，厂房面积9000平米，月出货品种6000种以上，年生产能力为150000平方米。

FPC生产中常用的模切辅材，看看有哪些？
生产FPC的工序繁杂，从开料钻孔到包装出货，中间所需要的工序有20多道，在这漫长的生产过程中，根据客户需求，将用到多种辅材。FPC的基材一般为双面或单面铜箔，这是整个FPC的基础，FPC的电气性能都由它决定。其他辅材只是用来辅助安装与适应使用环境。主要有下面几种：
1、FR4-质地较硬，有0.15-2.0mm的不同厚度，主要用在FPC焊接处的反面，作为加强，方便焊接稳定可靠；

FR-4是一种耐燃材料等级的代号，所代表的意思是树脂材料经过燃烧状态能够自行熄灭的一种材料规格，它不是一种材料名称，而是一种材料等级，因此目般电路板所用的FR-4等级材料就有非常多的种类，但是多数都是以所谓的四功能(Tera-Function)的环氧树脂加上填充剂(Filler)以及玻璃纤维所做出的复合材料。

2、PI胶带-质地较软，可弯曲，主要用在金手指区域的加厚加强，便于插拔；

PI胶带，全名是聚酰亚胺胶带。PI胶带是以聚酰亚胺薄膜为基材，采用进口有机硅压敏胶粘剂，具有耐高低温、耐酸碱、耐溶剂、电气绝缘（H级）、防辐射等性能。适用于电子线路板波峰焊锡遮蔽、保护金手指和电器绝缘、马达绝缘，以及锂电池正负极耳固定。

3、钢片-质地硬，功能与FR4一样，用于焊接处补强，比FR4美观，可接地，硬度较FR4高；

钢片，材料为原装进口不锈钢经热处理精磨加工制成,具有精密度高、拉力度强、光洁度好、有韧性、不易折断的特点。

4、TPX阻胶膜-一款耐高温的树脂阻挡离型膜，用于线路板压合工序，经的工艺设计，可用于阻挡树脂溢出后埋孔和盲通孔的多次层压工序上，具有良好的阻胶、塞孔效果。

5、EIM电磁膜-贴于FPC表面，用于屏蔽信号干扰；

EIM电磁膜是一种通过真空溅射的方法，可以在不同衬底的（PET/PC/玻璃等）基材上镀屏蔽材料，以极低的电阻实现EMI电磁干扰屏蔽。

6、导电胶-用于钢片与FPC的连接压合，导电，可实现钢片接地功能；

导电胶是一种固化或干燥后具有一定导电性的胶粘剂。主要由树脂基体、导电粒子和分散添加剂、助剂等组成。它可以将多种导电材料连接在一起，使被连接材料间形成电的通路。在电子工业中,导电胶已成为一种的新材料。

7、3M胶纸-主要用作于0.4mm及以上厚度的FR4与FPC粘贴，以及FPC与客户产品组装固定；

FPC辅材的使用，终要根据客户的使用环境与功能要求来决定。

PCB电路板沉金与镀金工艺的区别？
镀金，一般指的是“电镀金”、“电镀镍金”、“电解金”等，有软金和硬金的区分（一般硬金是用于金手指的），原理是将镍和金（俗称金盐）溶化于化学药水中，将线路板浸在电镀缸内并接通电流而在电路板的铜箔面上生成镍金镀层，电镍金因镀层硬度高，耐磨损，不易氧化的优点在电子产品中得到广泛的应用。

沉金是通过化学氧化还原反应的方法生成一层镀层，一般厚度较厚，是化学镍金金层沉积方法的一种，可以达到较厚的金层。
沉金与镀金的区别：

1、沉金与镀金所形成的晶体结构不一样，沉金对于金的厚度比镀金要厚很多，沉金会呈金黄色，较镀金来说更黄（这是区分镀金和沉金的方法之一）。

2、沉金比镀金更容易焊接，不会造成焊接不良。

3、沉金板的焊盘上只有镍金，信号的趋肤效应是在铜层上传输，不会对信号产生影响。

4、沉金比镀金的晶体结构更致密，不易产生氧化。

5、镀金容易使金线短路。而沉金板的焊盘上只有镍金，因此不会产生金线短路。

6、沉金板的焊盘上只有镍金，因此导线电阻和铜层的结合更加牢固。

7、沉金板的平整性与使用寿命较镀金板要好。

超实用的高频PCB电路设计70问答之一
1、如何选择PCB 板材？

选择PCB板材在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB 板子(大于 GHz 的频率)时这材质问题会比较重要。例如，现在常用的 FR-4 材质，在几个GHz 的频率时的介质损耗(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。



2、如何避免高频干扰？

避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。



3、在高速设计中，如何解决信号的完整性问题？

信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。



4、差分布线方式是如何实现的？

差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side(并排, 并肩) 实现的方式较多。



5、对于只有一个输出端的时钟信号线，如何实现差分布线？

要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。



6、接收端差分线对之间可否加一匹配电阻？

接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号质量会好些。



7、为何差分对的布线要靠近且平行？

对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。



8、如何处理实际布线中的一些理论冲突的问题

基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。



晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 满足loop gain 与 phase 的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加 ground guard traces 可能也无法完全隔离干扰。而且离的太远,地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。



确实高速布线与 EMI 的要求有很多冲突。但基本原则是因 EMI 所加的电阻电容或 ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 好先用安排走线和 PCB 迭层的技巧来解决或减少 EMI的问题, 如高速信号走内层。后才用电阻电容或 ferrite bead 的方式, 以降低对信号的伤害。



9、如何解决高速信号的手工布线和自动布线之间的矛盾？

现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。各家 EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。 这会影响到自动布线出来的走线方式是否能符合设计者的想法。 另外, 手动调整布线的难易也与绕线引擎的能力有的关系。 例如, 走线的推挤能力,过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。 所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。



10、关于 test coupon。

test coupon 是用来以 TDR (Time Domain Reflectometer) 测量所生产的 PCB 板的特性阻抗是否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以， test coupon 上的走线线宽和线距(有差分对时)要与所要控制的线一样。 重要的是测量时接地点的位置。 为了减少接地引线(ground lead)的电感值， TDR 探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)， 所以， test coupon 上量测信号的点跟接地点的距离和方式要符合所用的探棒。



11、在高速 PCB 设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？

一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号线的距离， 因为所敷的铜会降低一点走线的特性阻抗。也要注意不要影响到它层的特性阻抗， 例如在 dual strip line 的结构时。

12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否可以使用带状线模型计算？

是的， 在计算特性阻抗时电源平面跟地平面都视为参考平面。 例如四层板: 顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。



13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？

一般软件自动产生测试点是否满足测试需求看对加测试点的规范是否符合测试机具的要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。



14、添加测试点会不会影响高速信号的质量？

至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用在线既有的穿孔(via or DIP pin)当测试点)可能加在在线或是从在线拉一小段线出来。前者相当于是加上一个很小的电容在在线，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。



15、若干 PCB 组成系统，各板之间的地线应如何连接？

各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A 板子有电源或信号送到 B 板子，一定会有等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。



16、能介绍一些国外关于高速 PCB 设计的技术书籍和数据吗？

现在高速数字电路的应用有通信网路和计算器等相关领域。在通信网路方面，PCB 板的工作频率已达 GHz 上下，叠层数就我所知有到 40 层之多。计算器相关应用也因为芯片的进步，无论是一般的 PC 或服务器(Server)，板子上的高工作频率也已经达到 400MHz (如 Rambus) 以上。因应这高速高密度走线需求，盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工艺的需求也渐渐越来越多。 这些设计需求都有厂商可大量生产。



17、两个常被参考的特性阻抗公式：

微带线(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 为线宽，T 为走线的铜皮厚度，H 为走线到参考平面的距离，Er 是 PCB 板材质的介电常数(dielectric constant)。此公式在0.1<(W/H)<2.0 及 1<(Er)<15 的情况才能应用。



带状线(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 为两参考平面的距离，并且走线位于两参考平面的中间。此公式在 W/H<0.35 及 T/H<0.25 的情况才能应用。



18、差分信号线中间可否加地线？

差分信号中间一般是不能加地线。因为差分信号的应用原理重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如 flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。



19、刚柔板设计是否需要设计软件与规范？国内何处可以承接该类电路板加工？

可以用一般设计 PCB 的软件来设计柔性电路板(Flexible Printed Circuit)。一样用 Gerber 格式给 FPC厂商生产。由于制造的工艺和一般 PCB 不同，各个厂商会依据他们的制造能力会对小线宽、小线距、小孔径(via)有其**。除此之外，可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网“FPC”当关键词查询应该可以找到。



20、适当选择 PCB 与外壳接地的点的原则是什么？

选择 PCB 与外壳接地点选择的原则是利用 chassis ground 提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将 PCB的地层与 chassis ground 做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。