盲埋孔线路板厂商

PCB线路板塞孔工艺
导通孔起线路互相连结导通的作用。电子行业的发展，同时也促进PCB的发展，也对印制板制作工艺和表面贴装技术提出更高要求，塞孔工艺应运而生。现在，就让工程师为你详解PCB线路板塞孔工艺：
一 、热风整平后塞孔工艺

采用非塞孔流程进行生产，热风整平后用铝片网版或者挡墨网来完成所有要塞的导通孔塞孔。工艺流程为：板面阻焊→热风整平→塞孔→固化。

此工艺能热风整平后导通孔不掉油，但是易造成塞孔油墨污染板面、不平整。

二 、热风整平前塞孔工艺

1、用铝片塞孔、固化、磨板后进行图形转移

此工艺流程用数控钻床，钻出须塞孔的铝片，制成网版，进行塞孔。工艺流程为：前处理→ 塞孔→磨板→图形转移→蚀刻→板面阻焊。

此方法可以导通孔塞孔平整，热风整平不会有爆油、孔边掉油等质量问题，但该工艺要求一次性加厚铜，对整板镀铜要求很高。

2、用铝片塞孔后直接丝印板面阻焊

此工艺流程用数控钻床，钻出须塞孔的铝片，制成网版，安装在丝印机上进行塞孔，停放不超过30分钟，用36T丝网直接丝印板面阻焊。工艺流程为：前处理—塞孔—丝印—预烘—曝光一显影—固化。

该工艺能导通孔盖油好，塞孔平整，热风整平后导通孔不上锡，孔内不藏锡珠，但容易造成固化后孔内油墨上焊盘，可焊性不良等。

3、铝片塞孔、显影、预固化、磨板后进行板面阻焊

用数控钻床，钻出要求塞孔的铝片，制成网版，安装在移位丝印机上进行塞孔，塞孔饱满，再经过固化，磨板进行板面处理。此工艺流程为：前处理—塞孔一预烘—显影—预固化—板面阻焊。

该工艺能热风整平后过孔不掉油、爆油，但过孔藏锡珠和导通孔上锡难以完全解决。

4、 板面阻焊与塞孔同时完成

此方法采用36T(43T)的丝网，安装在丝印机上，采用垫板或者钉床，在完成板面的同时，将所有的导通孔塞住。工艺流程为：前处理—丝印—预烘—曝光—显影—固化。

该工艺时间短，设备的利用率高，能热风整平后过孔不掉油、导通孔不上锡，但是由于采用丝印进行塞孔，过孔内存着大量空气，造成空洞，不平整，有少量导通孔藏锡。

PCB线路板沉金与镀金工艺的区别

在PCB生产中，沉金和镀金都是表面处理的一种，那么， PCB线路板沉金工艺与镀金工艺都有哪些优劣性呢？

镀金，一般指的是“电镀金”、“电镀镍金”、“电解金”等，有软金和硬金的区分（一般硬金是用于金手指的），原理是将镍和金（俗称金盐）溶化于化学药水中，将线路板浸在电镀缸内并接通电流而在电路板的铜箔面上生成镍金镀层，电镍金因镀层硬度高，耐磨损，不易氧化的优点在电子产品中得到广泛的应用。

沉金是通过化学氧化还原反应的方法生成一层镀层，一般厚度较厚，是化学镍金金层沉积方法的一种，可以达到较厚的金层。

沉金与镀金的区别：

1、沉金与镀金所形成的晶体结构不一样，沉金对于金的厚度比镀金要厚很多，沉金会呈金黄色，较镀金来说更黄（这是区分镀金和沉金的方法之一）。

2、沉金比镀金更容易焊接，不会造成焊接不良。

3、沉金板的焊盘上只有镍金，信号的趋肤效应是在铜层上传输，不会对信号产生影响。

4、沉金比镀金的晶体结构更致密，不易产生氧化。

5、镀金容易使金线短路。而沉金板的焊盘上只有镍金，因此不会产生金线短路。

6、沉金板的焊盘上只有镍金，因此导线电阻和铜层的结合更加牢固。

7、沉金板的平整性与使用寿命较镀金板要好。



以上便是 PCB线路板沉金工艺与镀金工艺的区别。

多层板PCB设计时的EMI解决
解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。
电源汇流排

在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由于电容呈有限频率响应的特性，这使得电容 无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要 的共模EMI干扰源。我们应该怎麽解决这些问题?

就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。

当然，电源层到IC电源引脚的连线尽可能短，因为数位信号的上升沿越来越快，好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。

为了控制共模EMI，电源层要有助于去耦和具有足够低的电感，这个电源层是一个设计相当好的电源层的配对。有人可能会问，好到什麽程度才算好?问题 的答案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等 效电容约为75pF。显然，层间距越小电容越大。

上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在 100到300ps范围的器件将占有很高的比例。对于100到 300ps上升时间的电路，3mil层间距对大多数应用将不再适用。那时，有必要采用层间距小于1mil的分层技术，并用介电常数很高的材料代替FR4介 电材料。现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。

尽管未来可能会采用新材料和新方法，但对于今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，通常足够处理谐波并使瞬态信号足够低，就是说，共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。

电磁屏蔽

从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨著电源层或接地层。对于电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层"策略。

PCB堆叠

什麽样的堆叠策略有助于屏蔽和抑制EMI?以下分层堆叠方案假定电源电流在单一层动，单电压或多电压分布在同一层的不同部份。多电源层的情形稍后讨论。

4层板

4层板设计存在若干潜在问题。，传统的厚度为62mil的四层板，即使信号层在外层，电源和接地层在内层，电源层与接地层的间距仍然过大。

如果成本要求是位的，可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用于板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。

种为方案，PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也 低。从EMI控制的角度看，这是现有的佳4层PCB结构。第二种方案的外层走电源和地，中间两层走信号。该方案相对传统4层板来说，改进要小一些，层间 阻抗和传统的4层板一样欠佳。

如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外，电源或地层上的铺铜岛之间应尽可能地互连在一起，以确保DC和低频的连接性。

6层板

如果4层板上的元件密度比较大，则好采用6层板。但是，6层板设计中某些叠层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。

例将电源和地分别放在第2和第5层，由于电源覆铜阻抗高，对控制共模EMI辐射非常不利。不过，从信号的阻抗控制观点来看，这一方法却是非常正确的。

第二例将电源和地分别放在第3和第4层，这一设计解决了电源覆铜阻抗问题，由于第1层和第6层的电磁屏蔽性能差，差模EMI增加了。如果两个外 层上的信号线数量少，走线长度很短(短于信号高谐波波长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将 覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑制特别好。如前所述，要将铺铜区与内部接地层多点相联。

通用6层板设计 一般将第1和第6层布为地层，第3和第4层走电源和地。由于在电源层和接地层之间是两层居中的双微带信号线层，因而EMI抑制能力是的。该设计的缺点 在于走线层只有两层。前面介绍过，如果外层走线短且在无走线区域铺铜，则用传统的6层板也可以实现相同的堆叠。

另一种6层板布局为信号、地、信号、电源、地、信号，这可实现信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。显然，不足之处是层的堆叠不平衡。

这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜后如果第3层的覆铜密度接近于电源层或接地层，这块板可以不严格地算作 是结构平衡的电路板。填铜区接电源或接地。连接过孔之间的距离仍然是1/20波长，不见得处处都要连接，但理想情况下应该连接。

10层板

由于多层板之间的绝缘隔离层非常薄，所以10或12层的电路板层与层之间的阻抗非常低，只要分层和堆叠不出问题，完全可望得到的信号完整性。要按62mil厚度加工制造12层板，困难比较多，能够加工12层板的制造商也不多。

由于信号层和回路层之间总是隔有绝缘层，在10层板设计中分配中间6层来走信号线的方案并非佳。另外，让信号层与回路层相邻很重要，即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。

这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是，第1层沿X方向走线，第3层沿Y方向走线，第4层沿X方向走线，以此类推。直观地 看走线，第1层1和第3层是一对分层组合，第4层和第7层是一对分层组合，第8层和第10层是后一对分层组合。当需要改变走线方向时，第1层上的信号线 应藉由“过孔"到第3层以后再改变方向。实际上，也许并不总能这样做，但作为设计概念还是要尽量遵守。

同样，当信号的走线方向变化时， 应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合紧。例如，如果信号在第1层上走线，回路在第2层且 只在第2层上走线，那麽第1层上的信号即使是藉由“过孔"转到了第3层上，其回路仍在第2层，从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。

如果实际走线不是这样，怎麽办?比如第1层上的信号线经由过孔到第10层，这时回路信号只好从第9层寻找接地平面，回路电流要找到近的接地过 孔 (如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔，则真的走运。假如没有这样近的过孔可用，电感就会变大，电容要减小，EMI一定会增加。

当信号线经由过孔离开现在的一对布线层到其他布线层时，应就近在过孔旁放置接地过孔，这样可以使回路信号顺利返回恰当的接地层。对于第4层和第7层 分层组合，信号回路将从电源层或接地层(即第5层或第6层)返回，因为电源层和接地层之间的电容耦合良好，信号容易传输。

多电源层的设计

如果同一电压源的两个电源层需要输出大电流，则电路板应布成两组电源层和接地层。在这种情况下，每对电源层和接地层之间都放置了绝缘层。这样就得到我们 期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等，则分流就不均匀，瞬态电压将大得多，并且EMI会急剧增加。

如果电路板上存在多个数值不同的电源电压，则相应地需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下，确定配对电源层和接地层在电路板的位置时，切记制造商对平衡结构的要求。

总结

鉴于大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板，本文关于电路板分层和堆叠的讨论都局限于此。厚度差别太大的电路板，本文推荐的分层方案可能不理想。此外，带盲孔或埋孔的电路板的加工制程不同，本文的分层方法也不适用。

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压小并将信 号和电源的电磁场屏蔽起来的关键。理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距(或一对以上)应该越小越好。根据这些基 本概念和原则，才能设计出总能达到设计要求的电路板。现在，IC的上升时间已经很短并将更短，本文讨论的技术对解决EMI屏蔽问题是的。

FPC柔性线路板常见的一些工艺知识

1、FPC是柔性的线路板可以折叠弯曲，一般用做翻盖手机的上下部分连接、电池的保护电路等。

为了FPC的平整度生产厂家出货之般会对FPC进行压平处理，并且由于FPC是柔性的所以很难采用抽真空包装。所以在传递和使用过程种注意FPC的平整度尽量不要折弯。

2、FPC一般为1～2层，多层的FPC比较少见。FPC的基材和Cover Layer一般采用聚酰亚胺，基材和铜箔之间压和成一体。有些FPC的厚度以铜箔的厚度标识如1.5OZ，2.0OZ。

与PCB不同的是Cover Layer在铜箔上的开口一般小于铜箔面积而PCB上Solder Mask面积一般大于铜箔的面积。需要注意的一点就是FPC基材和铜箔之间靠树脂粘和，有些情况下树脂会溢出造成焊盘污染导致漏焊。

3、FPC的废边（Waste Area,没有电路的边缘部分）部分一般采用2种工艺。一种叫Solid Copper，既采用整体的铜箔覆盖。

另一种叫Cross Hatching。Solder Copper工艺的FPC柔性相对较小，如果不折弯比较平整但是折弯后不容易恢复。Cross Hatching工艺的FPC与其相反。

4、FPC在整个SMT过程种均需要使用支撑，通常所选用的支撑未耐热防静电的合成材料制成，也有公司使用薄铝板进行支撑。常用的定位的方式为采用高温胶带将FPC粘在支撑板上。

不过需要注意的是胶带的位置尽量在FPC的四个角和比较长的边中间位置，这可以防止FPC翘起。还有胶带厚度会对锡膏印刷产生一定的影响，所以胶带的位置不要贴在元件密集的位置边缘及有细管脚的元件周围，更注意不要贴在焊盘上。

5、因为FPC的平整度和PCB相比比较差并且还存在支撑、胶带等多种因素的影响所以FPC在印刷的过程种很难和网板完全贴，这就会造成锡膏量的控制上存在问题。

对网板开口有两点建议：一是网板对于密管脚的IC元件尽量的将网孔变窄拉长并且网板尽可能的薄，实践证明颠倒梯形的网孔对印刷比较有利。另一条是对于跨度比较大的片式元件或连接件尽量加大网孔避免因为FPC不平造成漏焊。

6、因为FPC需要支撑所以在回流焊接时回流炉的Profile设定一定要考虑支撑板对热量的吸收，一般燠热区建议回流炉下面的温度设定比上面高一部分以支撑板的温度和FPC相近避免冷焊，再有就是出口的冷却风要强支撑板温度降到安全温度，还可以在路子出口增加冷却风扇。

7、为了方便分割，FPC与边缘之间一般沿轮廓预先切开，未切开的部分一般保留一层基材（Micro Joint)并需要在上面打邮票孔，邮票孔不但可以方便分割还可以防止在分割点处产生大的毛刺。

连接部分还能FPC在SMT的过程种不翘起,所以Micro Joint因该在FPC内每个切口处保留。FPC的切割可以选择手工分割或使用类似于冲床的模具分割。

柔性电路板FPC表面电镀知识

1.柔性电路板FPC电镀

（1）FPC电镀的前处理柔性印制板FPC经过涂覆盖层工艺后露出的铜导体表面可能会有胶黏剂或油墨污染，也还会有因高温工艺产生的氧化、变色，要想获得附着力良好的紧密镀层把导体表面的污染和氧化层去除，使导体表面清洁。

但这些污染有的和铜导体结合十分牢固，用弱的清洗剂并不能完全去除，因此大多往往采用有一定强度的碱性研磨剂和抛刷并用进行处理，覆盖层胶黏剂大多都是环氧树脂类而耐碱性能差，这样就会导致粘接强度下降，虽然不会明显可见，但在FPC电镀工序，镀液就有可能会从覆盖层的边缘渗入，严重时会使覆盖层剥离。在终焊接时出现焊锡钻人到覆盖层下面的现象。可以说前处理清洗工艺将对柔性印制板F{C的基本特性产生重大影响，对处理条件给予充分重视。



（2）FPC电镀的厚度电镀时，电镀金属的沉积速度与电场强度有直接关系，电场强度又随线路图形的形状、电极的位置关系而变化，一般导线的线宽越细，端子部位的端子越尖，与电极的距离越近电场强度就越大，该部位的镀层就越厚。在与柔性印制板有关的用途中，在同一线路内许多导线宽度差别的情况存在这就更容易产生镀层厚度不均匀，为了预防这种情况的发生，可以在线路周围附设分流阴极图形，吸收分布在电镀图形上不均匀的电流，大限度地所有部位上的镀层厚薄均匀。



因此在电极的结构上下功夫。在这里提出一个折中方案，对于镀层厚度均匀性要求高的部位标准严格，对于其他部位的标准相对放松，例如熔融焊接的镀铅锡，金属线搭（焊）接的镀金层等的标准要高，而对于一般防腐之用的镀铅锡，其镀层厚度要求相对放松。



（3）FPC电镀的污迹、污垢刚刚电镀好的镀层状态，特别是外观并没有什么问题，但不久之后有的表面出现污迹、污垢、变色等现象，特别是出厂检验时并未发现有什么异样，但待用户进行接收检查时，发现有外观问题。这是由于漂流不充分，镀层表面上有残留的镀液，经过一段时间慢慢地进行化学反应而引起的。特别是柔性印制板，由于柔软而不十分平整，其凹处易有各种溶液“积存？，而后会在该部位发生反应而变色，为了防止这种情况的发生不仅要进行充分漂流，而且还要进行充分干燥处理。可以通过高温的热老化试验确认是否漂流充分。

图片

2.柔性电路板FPC化学镀



当要实施电镀的线路导体是孤立而不能作为电极时，就只能进行化学镀。一般化学镀使用的镀液都有强烈的化学作用，化学镀金工艺等就是典型的例子。化学镀金液就是pH值非常高的碱性水溶液。使用这种电镀工艺时，很容易发生镀液钻人覆盖层之下，特别是如果覆盖膜层压工序质量管理不严，粘接强度低下，更容易发生这种问题。



置换反应的化学镀由于镀液的特性，更容易发生镀液钻入覆盖层下的现象，用这种工艺电镀很难得到理想的电镀条件。



3.柔性电路板FPC热风整平



热风整平原本是为刚性印制板PCB涂覆铅锡而开发出来的技术，由于这种技术简便，也被应用于柔性印制板FPC上。热风整平是把在制板直接垂直浸入熔融的铅锡槽中，多余的焊料用热风吹去。这种条件对柔性印制板FPC来说是十分苛刻的，如果对柔性印制板FPC不采取任何措施就无法浸入焊料中，把柔性印制板FPC夹到钛钢制成的丝网中间，再浸入熔融焊料中，当然事先也要对柔性印制板FPC的表面进行清洁处理和涂布助焊剂。



由于热风整平工艺条件苛刻也容易发生焊料从覆盖层的端部钻到覆盖层之下的现象，特别是覆盖层和铜箔表面粘接强度低下时，更容易频繁发生这种现象。由于聚酰亚胺膜容易吸潮，采用热风整平工艺时，吸潮的水分会因急剧受热蒸发而引起覆盖层起泡甚至剥离，所以在进行FPC热风整平之前，进行干燥处理和防潮管理。

在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？



一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面。前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz)。所以不能只注意高频而忽略低频的部分。

一个好的EMI/EMC设计一开始布局时就要考虑到器件的位置，PCB叠层的安排，重要联机的走法，器件的选择等，如果这些没有事前有较佳的安排，事后解决则会事倍功半，增加成本。

例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slewrate)尽量小以减低高频成分，选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。

另外，注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loopimpedance尽量小)以减少辐射。还可以用分割地层的方式以控制高频噪声的范围。

适当的选择PCB与外壳的接地点(chassisground)。