10层板加工

选择合适板材的主要考虑因素--PCB高频板
、与产品匹配的各种性能
低损耗，稳定的Dk/Df参数，低色散，随频率及环境变化系数小，材料厚度及胶含量公差小（阻抗控制好），如果走线较长，考虑低粗糙度铜箔。另外一点，高速电路的设计前期都需要仿真，仿真结果是设计的参考标准。“兴森科技-安捷伦（高速/射频）联合实验室”解决了仿真结果和测试不一致的业绩难题，做过大量的仿真和实际测试闭环验证，通过方法能做到仿真和实测一致。
第二、材料的可及时获得性

很多高频板材采购周期非常长，甚至2-3个月;除常规高频板材RO4350有库存，很多高频板都需要客户提供。因此，高频板材需要和厂家提前沟通好，尽早备料。
第三、法律法规的适用性等
要与不同国家环保法规相融合，满足RoHS及无卤素等要求。
以上各个因素中，高速数字电路运行速度是PCB选择考虑的主要因素，电路的速率越高，所选PCBDf值就应该越小。具有中，低损耗的电路板材将适合10Gb/S的数字电路;具有更低损耗的板材适用25Gb/s的数字电路;具有低损耗板材将适应更快的高速数字电路，其速率可以为50Gb/s或者更高。
第四、成本因素Cost
看产品的价格敏感程度，是消费类产品，还是通讯、医疗、工业、类的应用。

从材料Df看：

Df介于0.01～0.005电路板材适合上限为10Gb/S数字电路;

Df介于0.005～0.003电路板材适合上限为25Gb/S数字电路;

Df不超过0.0015的电路板材适合50Gb/S甚至更高速数字电路。

PCB的信号完整性与设计

在PCB的设计中,PCB设计人员需要把元器件的布局、布线及每种情况下应采用的何种SI问题解决方法综合起来,才能更好地解决PCB板的信号完整性问题.在某些情况下IC的选择能决定SI问题的数量和严重性.开关时间或边沿速率是指IC状态转换的速率,IC边沿速率越快,出现SI问题的可能性越高,正确地端接器件就很重要.PCB设计中减少信号完整性问题常用的方法是在传输线上增加端接元器件.在端接过程中,要权衡元器件数量、信号开关速度和电路功耗三方面的要求.例如增加端接元器件意味着PCB设计人员可用于布线的空间更少,而且在布局处理的后期增加端接元器件会更加困难,因为为新的元件和布线留出相应的空间.因此在PCB布局初期就应当搞清楚是否需要放置端接元器件.

1.信号完整性设计的一般准则:



PCB的层数如何定义?

包括采用多少层?各个层的内容如何安排合理?如应该有几层信号层、电源层和地层,信号层与地层如何交替排列等.



如何设计多种类的电源分块系统?

如3.3V、2.5V、3V、1.8V、5V、12V等等.电源层的合理分割和共地问题是PCB是否稳定的一个十分重要的因素.

如何配置退耦电容?

利用退耦电容来消除噪声是常用的手段,但如何确定其电容量?电容放置在什么位置?采用什么类型的电容等?



如何消除地弹噪声?



地弹噪声是如何影响和干扰有用信号的?

回路(Return Path)噪声如何消除?很多情况下,回路设计不合理是电路不工作的关键,而回路设计往往是工程师束手无策的工作。


如何合理设计电流的分配?

尤其是电/地层中电流的分配设计十分困难,而总电流在PCB板中的分配如果不均匀,会直接明显地影响PCB板的不稳定工作。

另外还有一些常见的如过冲、欠冲、振铃、传输线时延、阻抗匹配、串扰、毛刺等有关信号畸变的问题,但这些问题和上述问题是不可分割的,它们之间是因果关系.

确保信号完整性的PCB板设计准则

信号完整性(SI)问题解决得越早,设计的效率就越高,从而可避免在电路板设计完成之后才增加端接元器件.随着IC输出开关速度的提高,不管信号周期如何,几乎所有设计都遇到了信号完整性问题.即使过去没有遇到SI问题,但是随着电路工作频率的提高,一定会遇到信号完整性的问题.SI和EMC在PCB布线之前要进行仿真和计算,然后,PCB板设计就可以遵循一系列非常严格的设计规则,在有疑问的地方,可以增加端接元器件,从而获得尽可能多的SI安全裕量.电源完整性(PI)与信号完整性(SI)是密切关联的,电源完整性直接影响终PCB板的信号完整性.而且很多情况下,影响信号畸变的主要原因是电源系统.EMC设计目前主要采用设计规则检查方式,很重要的一点,就是企业逐步建立和完善适合企业特定领域产品的设计规范,形成一整套的EMC设计规则集.这些在国外的大公司非常普及,如三星和SONY.这些规则由人或者EDA软件来检查核对.

PCB板的静电释放(ESD)设计

许多产品设计工程师通常在产品进入到生产环节时才着手考虑抗静电释放(ESD)的问题。如果电子设备不能通过抗静电释放测试,通常终的方案都要采用昂贵的元器件,还要在制造过程中采用手工装配,甚至需要重新设计。因此,产品的进度势必受到影响。即使经验丰富的设计工程师,也可能并不知道设计中的哪些部分有利于抗静电释放(ESD)。大多数电子设备在生命期内99%的时间都处于一个充满ESD的环境之中,ESD可能不自人体、家具、甚至设备自身内部。电子设备完全遭受ESD损毁比较少见,然而ESD干扰却很常见,它会导致设备锁死、复位、数据丢失和不可靠。其结果可能是在寒冷干燥的冬季电子设备经常出现故障,但是维修时又显示正常,这样势必影响用户对电子设备及其制造商的信心。

ESD产生的机理

一个允电的导体接近另一个导时,两个导体之间会建立一个很强的电场,产生由电场引起的击穿。当两个导体之间的电压超过它们之间空气和绝缘介质的击穿电压时,就会产生ESD电弧。在0.7ns到10ns的时间里,ESD电弧电流会达到几十安培甚至超过100A。ESD电弧会产生一个频率范围在1MHz~500MHz的强磁场,并感性耦合到邻近的每一个布线环路,在距离ESD电弧10cm范围产生15A以上的电流,4KV以上的高压。ESD电弧将一直维持到两个导体接触短路或者电流低到不能维持电弧为止。

抗ESD的PCB布局与布线设计

尽可能使用多层PCB板结构,在PCB板内层布置的电源和地平面。采用旁路和退耦电容。尽量将每一个信号层都紧靠一个电源层或地线层,对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB,可以考虑使用内层走线。

确保每一个功能电路和各功能电路之间的元器件布局尽可能紧凑,对易受ESD影响的电路或敏感元器件,应该放在靠近PCB板中心的区域,这样其它的电路可以为它们提供一定的屏蔽作用。在能被ESD直接击中的区域,每一个信号线附近都要布一条地线。

在ESD容易进入的设备I/0接口处以及人手经常需要触摸或操作的位置,比如复位键、通讯口、开/关机键、功能按键等。通常在接收端放置瞬态保护器、串联电阻或磁珠。

要确保信号线尽可能短,信号线的长度大于12inch(30cm)时,一定要平行布一条地线。

确保信号线和相应回路之间的环路面积尽可能小,对于长信号每隔几厘米或几英寸调换信号线和地线的位置来减小环路面积。

确保电源和地之间的环路面积尽可能小,在靠近集成电路芯片(IC)每一个电源管脚的地方放置一个高频电容。

在可能的情况下,要用地填充未使用的区域,每隔<2inch(5cm)距离将所有层的填充地连起来。

电源或地平面上开口长度超过8mm时,要用窄的导线将开口两侧连接起来。

复位线、中断信号线、或者边沿触发信号线不能布置在靠近PCB板边沿的地方。

在PCB板的整个外围四周布置环形地通路，尽可能使所有层的环形地宽度大于100mil。每隔500mil用过孔将所有层的环形地连接起来，信号线距离环形地>20mil(0.5mm)。