12层PCB板加工

PCB线路板铜箔的基本知识
一、铜箔简介


　　Copper foil（铜箔）：一种阴质性电解材料，沉淀于线路板基底层上的一层薄的、连续的金属箔，它作为PCB的导电体。它容易粘合于绝缘层，接受印刷保护层，腐蚀后形成电路图样。Copper mirror test（铜镜测试）：一种助焊剂腐蚀性测试，在玻璃板上使用一种真空沉淀薄膜。



　　铜箔由铜加一定比例的其它金属打制而成，铜箔一般有90箔和88箔两种，即为含铜量为90%和88%，尺寸为16*16cm。铜箔是用途广泛的装饰材料。如：宾馆酒店、寺院佛像、金字招牌、瓷砖马赛克、工艺品等。



二、产品特性


　　铜箔具有低表面氧气特性，可以附着与各种不同基材，如金属，绝缘材料等，拥有较宽的温度使用范围。主要应用于电磁屏蔽及抗静电，将导电铜箔置于衬底面，结合金属基材，具有优良的导通性，并提供电磁屏蔽的效果。可分为：自粘铜箔、双导铜箔、单导铜箔等。



　　电子级铜箔（纯度99.7%以上，厚度5um-105um）是电子工业的基础材料之一电子信息产业快速发展，电子级铜箔的使用量越来越大，产品广泛应用于工业用计算器、通讯设备、QA设备、锂离子蓄电池，民用电视机、录像机、CD播放机、复印机、电话、冷暖空调、汽车用电子部件、游戏机等。国内外市场对电子级铜箔，尤其是电子级铜箔的需求日益增加。有关机构预测，到2015年，中国电子级铜箔国内需求量将达到30万吨，中国将成为世界印刷线路板和铜箔基地的大制造地，电子级铜箔尤其是箔市场看好。



三、铜箔的全球供应状况


　　工业用铜箔可常见分为压延铜箔（RA铜箔）与点解铜箔（ED铜箔）两大类，其中压延铜箔具有较好的延展性等特性，是早期软板制程所用的铜箔，而电解铜箔则是具有制造成本较压延铜箔低的优势。由于压延铜箔是软板的重要原物料，所以压延铜箔的特性改良和价格变化对软板产业有一定的影响。



　　由于压延铜箔的生产厂商较少，且技术上也掌握在部份厂商手中，因此客户对价格和供应量的掌握度较低，故在不影响产品表现的前提下，用电解铜箔替代压延铜箔是可行的解决方式。但若未来数年因为铜箔本身结构的物理特性将影响蚀刻的因素，在细线化或薄型化的产品中，另外高频产品因电讯考量，压延铜箔的重要性将再次提升。



　　生产压延铜箔有两大障碍，资源的障碍和技术的障碍。资源的障碍指的是生产压延铜箔需有铜原料支持，占有资源十分重要。另一方面，技术上的障碍使更多新加入者却步，除了压延技术外，表面处理或是氧化处理上的技术亦是。全球性大厂多半拥有许多技术专利和关键技术Know How，加大进入障碍。若新加入者采后处理生产，又受到大厂的成本拑制，不易成功加入市场，故全球的压延铜箔仍属于强占性的市场。



四、铜箔的发展情况


　　铜箔英文为electrodepositedcopperfoil，是覆铜板（CCL）及印制线路板（PCB）制造的重要的材料。在当今电子信息产业高速发展中，电解铜箔被称为：电子产品信号与电力传输、沟通的“神经网络”。2002年起，中国印制线路板的生产值已经越入世界第3位，作为PCB的基板材料——覆铜板也成为世界上第3大生产国。由此也使中国的电解铜箔产业在近几年有了突飞猛进的发展。为了了解、认识世界及中国电解铜箔业发展的过去、现在，及展望未来，据中国环氧树脂行业协会特对它的发展作回顾。



　　从电解铜箔业的生产部局及市场发展变化的角度来看，可以将它的发展历程划分为3大发展时期：美国创建初的世界铜箔企业及电解铜箔业起步的时期；日本铜箔企业全面垄断世界市场的时期；世界多极化争夺市场的时期。

PCB线路板塞孔工艺
导通孔起线路互相连结导通的作用。电子行业的发展，同时也促进PCB的发展，也对印制板制作工艺和表面贴装技术提出更高要求，塞孔工艺应运而生。现在，就让工程师为你详解PCB线路板塞孔工艺：
一 、热风整平后塞孔工艺

采用非塞孔流程进行生产，热风整平后用铝片网版或者挡墨网来完成所有要塞的导通孔塞孔。工艺流程为：板面阻焊→热风整平→塞孔→固化。

此工艺能热风整平后导通孔不掉油，但是易造成塞孔油墨污染板面、不平整。

二 、热风整平前塞孔工艺

1、用铝片塞孔、固化、磨板后进行图形转移

此工艺流程用数控钻床，钻出须塞孔的铝片，制成网版，进行塞孔。工艺流程为：前处理→ 塞孔→磨板→图形转移→蚀刻→板面阻焊。

此方法可以导通孔塞孔平整，热风整平不会有爆油、孔边掉油等质量问题，但该工艺要求一次性加厚铜，对整板镀铜要求很高。

2、用铝片塞孔后直接丝印板面阻焊

此工艺流程用数控钻床，钻出须塞孔的铝片，制成网版，安装在丝印机上进行塞孔，停放不超过30分钟，用36T丝网直接丝印板面阻焊。工艺流程为：前处理—塞孔—丝印—预烘—曝光一显影—固化。

该工艺能导通孔盖油好，塞孔平整，热风整平后导通孔不上锡，孔内不藏锡珠，但容易造成固化后孔内油墨上焊盘，可焊性不良等。

3、铝片塞孔、显影、预固化、磨板后进行板面阻焊

用数控钻床，钻出要求塞孔的铝片，制成网版，安装在移位丝印机上进行塞孔，塞孔饱满，再经过固化，磨板进行板面处理。此工艺流程为：前处理—塞孔一预烘—显影—预固化—板面阻焊。

该工艺能热风整平后过孔不掉油、爆油，但过孔藏锡珠和导通孔上锡难以完全解决。

4、 板面阻焊与塞孔同时完成

此方法采用36T(43T)的丝网，安装在丝印机上，采用垫板或者钉床，在完成板面的同时，将所有的导通孔塞住。工艺流程为：前处理—丝印—预烘—曝光—显影—固化。

该工艺时间短，设备的利用率高，能热风整平后过孔不掉油、导通孔不上锡，但是由于采用丝印进行塞孔，过孔内存着大量空气，造成空洞，不平整，有少量导通孔藏锡。

PCB线路板贴干膜常见问题及解决方法汇总

随着电子行业的不断发展，产品的不断升级，为了节省板子的空间，很多板子在设计的时候的线都已经非常小了，以前的湿膜已经不能满足现在的图形转移工艺了，现在一般小线都用干膜来生产，那么我们在贴膜过程中有哪些问题呢，下面小编来介绍一下。
　　PCB线路板贴干膜常见问题及解决方法汇总
1、干膜与铜箔表面之间出现气泡
（1）不良问题：选择平整的铜箔，是无气泡的关键。

解决方法：增大PCB贴膜压力，板材传递要轻拿轻放。

（2）不良问题：热压辊表面不平，有凹坑和胶膜钻污。

解决方法：定期检查和保护热压辊表面的平整。

(3)不良问题：PCB贴膜温度过高，导致部分接触材料因温差而产生皱皮。

解决方法：降低PCB贴膜温度。

2、干膜在铜箔上贴不牢

(1)不良问题：在处理铜箔表面是没有进行合理的清洁，直接上手操作会留下油污或氧化层。

解决方法：应戴手套进行洗板。

(2)不良问题：干膜溶剂品质不达标或已过期。

解决方法：生产厂家应该选择干膜以及定期检查干膜保质期。

(3)不良问题：传送速度快，PCB贴膜温度低。

解决方法：改变PCB贴膜速度与PCB贴膜温度。

(4)不良问题：加工环境湿度过高，导致干膜粘结时间延长。

解决方法：保持生产环境相对湿度50%。

3、干膜起皱

(1)不良问题：干膜太黏，在操作过程中小心放板。

解决方法：一但出现碰触应该及时进行处理。

(2)不良问题：PCB贴膜前板子太热。

解决方法：板子预热温度不宜太高。

4、余胶

(1)不良问题：干膜质量差。

解决方法：更换干膜。

(2)不良问题：曝光时间太长。

解决方法：对所用的材料有一个了解进行合理的曝光时间。

(3)不良问题：显影液失效。

解决方法：换显影液。

多层板PCB设计时的EMI解决
解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。
电源汇流排

在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由于电容呈有限频率响应的特性，这使得电容 无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要 的共模EMI干扰源。我们应该怎麽解决这些问题?

就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。

当然，电源层到IC电源引脚的连线尽可能短，因为数位信号的上升沿越来越快，好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。

为了控制共模EMI，电源层要有助于去耦和具有足够低的电感，这个电源层是一个设计相当好的电源层的配对。有人可能会问，好到什麽程度才算好?问题 的答案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等 效电容约为75pF。显然，层间距越小电容越大。

上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在 100到300ps范围的器件将占有很高的比例。对于100到 300ps上升时间的电路，3mil层间距对大多数应用将不再适用。那时，有必要采用层间距小于1mil的分层技术，并用介电常数很高的材料代替FR4介 电材料。现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。

尽管未来可能会采用新材料和新方法，但对于今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，通常足够处理谐波并使瞬态信号足够低，就是说，共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。

电磁屏蔽

从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨著电源层或接地层。对于电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层"策略。

PCB堆叠

什麽样的堆叠策略有助于屏蔽和抑制EMI?以下分层堆叠方案假定电源电流在单一层动，单电压或多电压分布在同一层的不同部份。多电源层的情形稍后讨论。

4层板

4层板设计存在若干潜在问题。，传统的厚度为62mil的四层板，即使信号层在外层，电源和接地层在内层，电源层与接地层的间距仍然过大。

如果成本要求是位的，可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用于板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。

种为方案，PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也 低。从EMI控制的角度看，这是现有的佳4层PCB结构。第二种方案的外层走电源和地，中间两层走信号。该方案相对传统4层板来说，改进要小一些，层间 阻抗和传统的4层板一样欠佳。

如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外，电源或地层上的铺铜岛之间应尽可能地互连在一起，以确保DC和低频的连接性。

6层板

如果4层板上的元件密度比较大，则好采用6层板。但是，6层板设计中某些叠层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。

例将电源和地分别放在第2和第5层，由于电源覆铜阻抗高，对控制共模EMI辐射非常不利。不过，从信号的阻抗控制观点来看，这一方法却是非常正确的。

第二例将电源和地分别放在第3和第4层，这一设计解决了电源覆铜阻抗问题，由于第1层和第6层的电磁屏蔽性能差，差模EMI增加了。如果两个外 层上的信号线数量少，走线长度很短(短于信号高谐波波长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将 覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑制特别好。如前所述，要将铺铜区与内部接地层多点相联。

通用6层板设计 一般将第1和第6层布为地层，第3和第4层走电源和地。由于在电源层和接地层之间是两层居中的双微带信号线层，因而EMI抑制能力是的。该设计的缺点 在于走线层只有两层。前面介绍过，如果外层走线短且在无走线区域铺铜，则用传统的6层板也可以实现相同的堆叠。

另一种6层板布局为信号、地、信号、电源、地、信号，这可实现信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。显然，不足之处是层的堆叠不平衡。

这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜后如果第3层的覆铜密度接近于电源层或接地层，这块板可以不严格地算作 是结构平衡的电路板。填铜区接电源或接地。连接过孔之间的距离仍然是1/20波长，不见得处处都要连接，但理想情况下应该连接。

10层板

由于多层板之间的绝缘隔离层非常薄，所以10或12层的电路板层与层之间的阻抗非常低，只要分层和堆叠不出问题，完全可望得到的信号完整性。要按62mil厚度加工制造12层板，困难比较多，能够加工12层板的制造商也不多。

由于信号层和回路层之间总是隔有绝缘层，在10层板设计中分配中间6层来走信号线的方案并非佳。另外，让信号层与回路层相邻很重要，即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。

这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是，第1层沿X方向走线，第3层沿Y方向走线，第4层沿X方向走线，以此类推。直观地 看走线，第1层1和第3层是一对分层组合，第4层和第7层是一对分层组合，第8层和第10层是后一对分层组合。当需要改变走线方向时，第1层上的信号线 应藉由“过孔"到第3层以后再改变方向。实际上，也许并不总能这样做，但作为设计概念还是要尽量遵守。

同样，当信号的走线方向变化时， 应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合紧。例如，如果信号在第1层上走线，回路在第2层且 只在第2层上走线，那麽第1层上的信号即使是藉由“过孔"转到了第3层上，其回路仍在第2层，从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。

如果实际走线不是这样，怎麽办?比如第1层上的信号线经由过孔到第10层，这时回路信号只好从第9层寻找接地平面，回路电流要找到近的接地过 孔 (如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔，则真的走运。假如没有这样近的过孔可用，电感就会变大，电容要减小，EMI一定会增加。

当信号线经由过孔离开现在的一对布线层到其他布线层时，应就近在过孔旁放置接地过孔，这样可以使回路信号顺利返回恰当的接地层。对于第4层和第7层 分层组合，信号回路将从电源层或接地层(即第5层或第6层)返回，因为电源层和接地层之间的电容耦合良好，信号容易传输。

多电源层的设计

如果同一电压源的两个电源层需要输出大电流，则电路板应布成两组电源层和接地层。在这种情况下，每对电源层和接地层之间都放置了绝缘层。这样就得到我们 期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等，则分流就不均匀，瞬态电压将大得多，并且EMI会急剧增加。

如果电路板上存在多个数值不同的电源电压，则相应地需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下，确定配对电源层和接地层在电路板的位置时，切记制造商对平衡结构的要求。

总结

鉴于大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板，本文关于电路板分层和堆叠的讨论都局限于此。厚度差别太大的电路板，本文推荐的分层方案可能不理想。此外，带盲孔或埋孔的电路板的加工制程不同，本文的分层方法也不适用。

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压小并将信 号和电源的电磁场屏蔽起来的关键。理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距(或一对以上)应该越小越好。根据这些基 本概念和原则，才能设计出总能达到设计要求的电路板。现在，IC的上升时间已经很短并将更短，本文讨论的技术对解决EMI屏蔽问题是的。

PCB板材的Tg值

业界长期以来，Tg值是常见的用来划分FR-4基材的等级指标，通常认为Tg值越高，材料的可靠性越高。

比如下图老wu在南亚上边截取的关于FR-4板材的说明：

Tg135℃，板材用途：主机板、消费类电子产品等

Tg180℃，板材用途：CPU主板，DDR3 内存基板，IC封装用基板等等。

基材对于印刷电路板的作用，就像印刷电路板对于电子器件的作用一样重要。按照PCB的基材按性质可分为有机基板和无机基板两个大的体系。

有机基板由酚醛树脂浸渍的多层纸层或环氧树脂、聚酰亚胺、氰酸酯、BT 树脂等浸渍的无纺布或玻璃布层组成。这些基板的用途取决于 PCB 应用所需的物理特性,如工作温度、频率或机械强度。

无机基板主要包括陶瓷和金属材料，如铝、软铁、铜。这些基板的用途通常取决于散热需要。

我们常用的刚性印制板基板属于有机基板，比如FR-4环氧玻纤布基板，是以环氧树脂作粘合剂，以电子级玻璃纤维布作增强材料的一类基板。

我们看到，FR-4以环氧树脂作为粘合剂，树脂材料有一个重要特性参数：玻璃化转变温度Tg（glass transition temperature），指的是材料从一个相对刚性或“玻璃”状态转变为易变性或软化状态的温度转变点。

玻璃态物质在玻璃态和高弹态之间相互可逆转化的温度。啥意思？就是说FR-4基板的粘合剂环氧树脂若温度低于Tg，这时材料处于刚硬的“玻璃态”。当温度Tg时，材料会呈现类似橡胶般柔软可挠的性质。对！它~变【软】了~ 图片



玻璃态

树脂材料处于温度Tg以下的状态为坚硬的固体即玻璃态。在外力作用下有一定的变形但变形可逆，即外力消失后，其形变也随之消失，是大多数树脂的使用状态。

高弹态

当树脂受热温度超过Tg时，无定形状态的分子链开始运动，树脂进入高弹态。处于这一状态的树脂类似橡胶状态的弹性体，但仍具有可逆的形变性质。

注意，温度超过Tg值后，材料逐渐变软，是逐渐，而且只要树脂没有发生分解，当温度冷却到Tg值以下时，它还是可以变回之前性质相同的刚性状态。

氮素，有个Td值，叫热分解温度，树脂类材料被加热至某一高温点时，树脂体系开始分解。树脂内的化学键开始断裂并伴随有挥发成分溢出，那PCB基材里的树脂就变少了。Td点指的是这个过程开始发生的温度点。Td通常定义为失去原质量5%时对应的分解温度点。但这5%对于多层PCB来说是非常高的了。

我们知道，影响PCB上传输线特性阻抗的因素有，线宽，走线与参考平面间距，板材介电常数等等。而基板材料的树脂量对介电特性有很大的影响，而且树脂挥发后对控制走线与参考平面的间距也有影响。

对于无铅焊接工艺需要考虑这个Td值，比如传统的锡铅焊接工艺温度范围为210~245℃，而无铅焊接工艺温度范围为240~270℃。

下边两个这个截图是老wu在建滔官网上下载的两份板材的参数表做的对比，左边的是FR-4常规系列板材，右边是FR-4无铅板材

常规FR4 板材 KB-6160 Tg值为135℃，5%质量损失Td值为305℃

FR4无铅板材 KB-6168LE Tg值为 185℃，5%质量损失Td值为359℃

我们看到，常规FR4板材的Td值都在300℃以上，而有铅焊接工艺温度范围在240~270℃，Td值完全满足哇，为啥还要搞个无铅版本呢？

正如老wu上边所述，5%的树脂质量挥发率对于需要控制阻抗的多层PCB来说显得太大了，对于锡铅焊接工艺来说，210~245℃的温度材料基本不会出现明显的热分解，而无铅焊接的240~270℃温度区间，对于普通Tg FR-4 基材来说，已经开始损失1.5~3%的树脂质量。虽然不到IPC标准所要求的5%，但这损失的树脂质量也不可忽视。同时，这个分解水平，还可能会影响基材长期的可靠性或导致焊接过程中出现分层或空洞的缺陷，特别是需要多次焊接的过程或存在返修加热的情况。

所以，如果采用无铅焊接工艺的话，除了考虑Tg值，还要考虑Td值。

基板材料的性能在Tg值以上和在Tg值以下时差异很大，不过，Tg值一般被描述为一个非常的温度值，比如Tg135，并不是说温度一超过135℃基板就变得软趴趴，而是当温度接近Tg值开始，材料的物料性能会开始改变，它是一个逐步变化的过程。

树脂体系的Tg值对材料的性能影响主要有两个方面：

热膨胀的影响

树脂体系固化时间

板材受热膨胀，脑补一下画面，SMT焊接时BGA焊盘的间距是不是也就跟着变化了？而且，热膨胀导致的机械应力，会对PCB上的走线和焊盘的连接造成细微的裂纹，这些裂纹可能在PCB生产完毕后的开/短路测试时不会被发现，而在SMT等二次加热后故障就显现出来了，这往往让人很懵逼，而糟糕的情况是，SMT加热时暗病都没出现，在产品出去之后，在冷热交替的使用环境中，板材的受热膨胀让这些细微的裂纹随机性的发生，造成设备故障。

基板材料热性能参数除了标准Tg、Td值，还有热膨胀系数CTE，有X/Y轴方向的CTE也有Z轴方向的CTE。

Z轴的CTE对PCB的可靠性有很重要的影响。由于镀覆孔贯穿PCB的Z轴，所以基材中的热膨胀和收缩会导致镀覆孔扭曲和塑性形变，也会使PCB表面的铜焊盘变形。

而SMT时，X/Y轴的CTE则变得非常重要。特别是采用芯片级封装（CSP）和芯片直接贴装时，CTE的重要性更为，同时，X/Y轴的CTE也会影响覆铜箔层压板或PCB的内层附着力和抗分层能力。特别是采用无铅焊接工艺的PCB来说，每一层中的X/Y轴CTE值就显得尤其重要了。

那么，是不是高Tg值的基材就是好呢？在关于Tg值的许多讨论中，往往认为较高的Tg值总是对基材有利的，但情况也并非总是如此。可以确定的是，对于一种给定的树脂体系，高Tg值基材在受热时的材料高速率膨胀开始时间要相对晚一些，而整体膨胀则与材料的种类有很大关系。低Tg值的基材可能会比高Tg值的基材表现出更小的整体膨胀，这主要与树脂本身的CTE值，或者树脂配方中加入无机填料 降低了基材的CTE有关。

同时还要注意的是，有些低端的FR-4材料，标准Tg值是140℃的基材比标准Tg值是170℃的基材具有更高的热分解温度Td值。如上边老wu所述，Td对于无铅焊接来说是一个很重要的指标，一般建议选择Td数值较大的，而的FR-4往往同时具备高的Tg值和高Td值。

此外，高Tg值的基材往往比低Tg值的基材刚性更大且更脆，这往往会影响PCB制造过程的生产效率，特别是钻孔工序。

比如某创就发帖子说明，随着板子越来越密，过孔与过孔之间的间隙越来越小，对于材料要求越来越高，为此某创将提供TG=155的中TG板材为多层板收费服务！

为啥多收费？

TG=155的板材比TG=135的成本高20%左右,嗯 来料贵了

因为钻孔,中TG用新钻钻咀效果更佳（一般钻咀能磨4次），因为太硬

压合时间：普通TG=135的只需要压合110分钟，而中TG=1 55的压合150分钟

为啥要提供中或高Tg板材，板厂那边说，原因之一是因为高密的过孔，普通TG的过孔间距不能小于12MIL，而中TG不能小于 10MIL，因为板材有玻璃布，在钻孔的时候会有一些拉伤，两个过孔之间你拉一点我拉一点就形成了灯芯效应，而中TG因为硬，板材内的成份不一样，又加上用新钻咀能有效的防范灯芯效应，后续对于难度高的多层板，过孔间间隙太密，某创会强制客选择用中TG板材生产！

原因之二是基板的Tg提高了， 印制板的耐热性、耐潮湿性、耐化学性、耐稳定性等特征都会提高和改善。TG值越高，板材的耐温度性能越好，尤其在无铅喷锡制程中，高Tg应用比较多。

这是从板厂的可制造性方面考虑，而如果是PCB装配采用无铅焊接工艺的话，还需要综合考虑玻璃化转变温度Tg、分解温度Td、热膨胀系数CTE、吸水率、分层时间等等因素。

在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？



一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面。前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz)。所以不能只注意高频而忽略低频的部分。

一个好的EMI/EMC设计一开始布局时就要考虑到器件的位置，PCB叠层的安排，重要联机的走法，器件的选择等，如果这些没有事前有较佳的安排，事后解决则会事倍功半，增加成本。

例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slewrate)尽量小以减低高频成分，选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。

另外，注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loopimpedance尽量小)以减少辐射。还可以用分割地层的方式以控制高频噪声的范围。

适当的选择PCB与外壳的接地点(chassisground)。